《数字电子技术2390》22秋在线作业1-00001
试卷总分:100 得分:98
一、单选题 (共 20 道试题,共 40 分)
1.
A.
B.
C.
D.
2.用两个半加器和一个或门构成一全加器，其正确的设计的表达式为（）。
A.
B.
C.
D.
3.{图}
A.D触发器
B.SR触发器
C.JK触发器
D.T触发器
4.题面如下：
{图}
A.A
B.B
C.C
D.D
5.下列四个数中,与十进制数(163)D不相等的是( )
A.(203)O
B.(10100011)B
C.(000101100011)8421BCD
D.(A3)H
6.触发器的状态转换图如下，则它是：（ ）
{图}
A.D触发器
B.SR触发器
C.JK触发器
D.T触发器
7.题面如下：
{图}
A.a
B.b
C.c
D.d
8.半加器逻辑符号如图所示,当A=1,B=1时,C和S分别为( )。
{图}
A.C=1 S=0
B.C=0 S=0
C.C=0 S=1
D.C=1 S=1
9.逻辑图和输入A，B的波形如下图所示，输出F为“1”的时刻，应是( )。
{图}{图}
A.t2 和t3
B.t1 和t2
C.t3 和t2
D.t1 、t2 、t3
10.在同步计数器中，各触发器状态改变时刻（ ）
A.相同
B.不相同
C.与触发器有关
D.与电平相同
11.
A.
B.
C.
D.
12.逻辑电路如图所示，当A=0，B=0时，{图}脉冲来到后{图}触发器( )。
{图}
A.置“1”
B.置“0”
C.具有计数功能
D.保持原状态
13.逻辑电路如图所示，当A=0，B=1时，{图}脉冲来到后{图}触发器（ ）。
{图}
A.具有计数（翻转）功能
B.保持原状态
C.置“0”
D.置“1”
14.题面如下：
{图}
A.a
B.b
C.c
D.d
15.RAM芯片有11个地址输入端,8个数据输出端,该芯片的容量是( )。
A.211×8
B.28×11
C.88K
D.880
16.RAM芯片有11个地址输入端，8个数据输出端，该芯片的容量是（ ）。
A.211×8
B.28×11
C.88K
D.880
17.三变量函数{图}的最小项表示式中不含下列哪项( )。
A.m2
B.m5
C.m3
D.m7
18.函数{图}化简后的结果是 （ ）。
A.{图}
B.{图}
C.{图}
D.{图}
19.OC门在使用时必须在（ ）之间接一个电阻。
A.输出与电源
B.输出与地
C.输出与输入
D.输入与地
20.如图所示逻辑电路为（ ）。
{图}
A.异步二进制加法计数器
B.同步二进制加法计数器
C.同步二进制减法计数器
D.异步二进制减法计数器
二、判断题 (共 15 道试题,共 60 分)
21.时钟信号决定了触发器的翻转时刻，控制输入信号决定了触发器翻转后的状态。对吗？
22.数字电路中的逻辑加和算术加都可以用加法器实现。对吗？
23.
24.D/A转换器的位数越多，转换精度越高。
25.TTL与非门采用复合管作输出级的负载电阻，可提高TTL与非门的带负载能力。
26.A/D转换器的分辩率越高,转换精度也越高。
27.
28.在VerilogHDL语言中,行为级描述方式的关键词是initial或always,always是无限循环语句。
29.施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。对吗？
30.当时序逻辑电路存在有效循环时该电路能自启动。对吗？
31.若要构成七进制计数器,最少用3个触发器,并且有1个无效状态。
32.带使能端的译码器可作数据分配器使用。
33.两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器。对吗？
34.施密特触发器输入触发信号有效后状态翻转，之后可撤销输入信号，触发器保持新状态不变。对吗？
35.JK触发器只要J，K端同时为1，则一定引起状态翻转。
